24小時聯系電話:18217114652、13661815404
中文
技術專題
電路板的抗干擾設計該如何進行？
抗干擾設計的基本任務是系統或裝置既不因外界電磁干擾影響而誤動作或喪失功能，也不向外界發送過大的噪聲干擾，以免影響其他系統或裝置正常工作。
因此提高系統的抗干擾能力也是該系統設計的一個重要環節。
電源線的設計
1） 選擇合適的電源；
2） 盡量加寬電源線；
3） 保證電源線、底線走向和數據傳輸方向一致；
4） 使用抗干擾元器件；
5） 電源入口添加去耦電容（10——100uf）。
地線的設計
1） 模擬地和數字地分開；
2） 盡量采用單點接地；
3） 盡量加寬地線；
4） 將敏感電路連接到穩定的接地參考源；
5） 對pcb板進行分區設計，把高帶寬的噪聲電路與低頻電路分開；
6） 盡量減少接地環路（所有器件接地后回電源地形成的通路叫“地線環路”）的面積。
元器件的配置
1） 不要有過長的平行信號線；
2） 保證pcb的時鐘發生器、晶振和cpu的時鐘輸入端盡量靠近，同時遠離其他低頻器件；
3） 元器件應圍繞器件進行配置，盡量減少引線長度；
4） 對pcb板進行分區布局；
5） 考慮pcb板在機箱中的位置和方向；
6） 縮短高頻元器件之間的引線。
去耦電容的配置
1） 每10個集成電路要增加一片充放電電容（10uf）；
2） 引線式電容用于低頻，貼片式電容用于高頻；
3） 每個集成芯片要布置一個0.1uf的陶瓷電容；
4） 對抗噪聲能力弱，關斷時電源變化大的器件要加高頻去耦電容；
5） 電容之間不要共用過孔；
6） 去耦電容引線不能太長。
降低噪聲和電磁干擾原則
1） 盡量采用45°折線而不是90°折線（盡量減少高頻信號對外的發射與耦合）；
2） 用串聯電阻的方法來降低電路信號邊沿的跳變速率；
3） 石英晶振外殼要接地；
4） 閑置不用的們電路不要懸空；
5） 時鐘垂直于IO線時干擾??；
6） 盡量讓時鐘周圍電動勢趨于零；
7） IO驅動電路盡量靠近 pcb的邊緣；
8） 任何信號不要形成回路；
9） 對高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略；
10） 通常功率線、交流線盡量在和信號線不同的板子上。
其他設計原則
1）CMOS的未使用引腳要通過電阻接地或電源；
2）用RC電路來吸收繼電器等原件的放電電流；
3）總線上加10k左右上拉電阻有助于抗干擾；
4）采用全譯碼有更好的抗干擾性；
5）元器件不用引腳通過10k電阻接電源；
6）總線盡量短，盡量保持一樣長度；
7）兩層之間的布線盡量垂直；
8）發熱元器件避開敏感元件；
9）正面橫向走線，反面縱向走線，只要空間允許，走線越粗越好（僅限地線和電源線）；
10）要有良好的地層線，應當盡量從正面走線，反面用作地層線；
11）保持足夠的距離，如濾波器的輸入輸出、光耦的輸入輸出、交流電源線和弱信號線等；
12）長線加低通濾波器。走線盡量短截，不得已走的長線應當在合理的位置插入C、RC、或LC低通濾波器；
13）除了地線，能用細線的不要用粗線。
布線寬度和電流
1）一般寬度不宜小于0.2.mm（8mil）；
2）在高密度高精度的pcb上，間距和線寬一般0.3mm（12mil）；
3）當銅箔的厚度在50um左右時，導線寬度1——1.5mm（60mil） = 2A；
4）公共地一般80mil,對于有微處理器的應用更要注意。
電源線
電源線盡量短，走直線，走樹形，不要走環形。
布局
首先，EDA365電子論壇提醒大家要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。
在確定PCB尺寸后，再確定特殊元件的位置。根據電路的功能單元，對電路的全部元器件進行布局。
電源線的設計
地線設計的原則是：
a. 數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們盡量分開。
低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地。高頻電路宜采用多點串聯接地，地線應短而租，高頻元件周圍盡量用柵格狀大面積地箔。
b. 接地線應盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。
因此應將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2——3mm以上。
c. 接地線構成閉環路。只由數字電路組成的印制板，其接地電路布成團環路大多能提高抗噪聲能力。
退藕電容配置
PCB設計的常規做法之一是在印制板的各個關鍵部位配置適當的退藕電容。
退藕電容的一般配置原則是：
a. 電源輸入端跨接10——100uf的電解電容器。如有可能，接100uF以上的更好。
b. 原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4——8個芯片布置一個1 —— 10pF的但電容。
c. 對于抗噪能力弱、關斷時電源變化大的器件，如 RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退藕電容。
d.電容引線不能太長，尤其是高頻旁路電容不能有引線。
以上是我對“電路板的抗干擾設計該如何進行？ ”的介紹，提供給大家參考。